FORUM

Het tekenen van schema's in de CAT-omgeving van Quartus is een tijdrovende zaak.

Quartus accepteert ook omschrijvingen in VHDL, zoals bekend uit de Elektuurcursus, dat is een door de IEEE gestandaardiseerde taal. Het ligt voor de hand dat je die taal niet kunt leren met trial and error of uit een paar voorbeeldjes.

Je hebt een boek nodig met oefeningen en een simulator om te kijken wat die van je brouwsels vindt na compileren.

Bij bol.com kun je bestellen "The designers Guide to VHDL" van Ashenden ISBN 1-55860-674-2, goed boek dat ik kan aanbevelen.

Een losse goedwerkende gratis simulator die bij dit boek blijkens mijn ervaring prima te gebruiken is voor leerdoeleinden is te vinden op www.symphonyeda.com

Groet,
Harm_Hop

Hello.
Met symphonyeda simulator heb ik nog niet gewerkt.
In alle bedrijven waar ik al VHDL ontwikkeling gezien heb, heb ik maar 2 simulatoren tegen gekomen:
- modelsim (www.model.com)
- nc-sim (www.cadence.com)

Als je nu gaat kijken naar de verschillende vendors van FPGAs:
- xilinx (www.xilinx.com)
- altera (www.altera.com)
- actel (www.actel.com)

dan ga je zien dat elk van deze vendors een gratis ontwikkelomgeving ter beschikking stelt en gebundeld bij deze ontwikkelomgeving zit een basis versie van modelsim (dit betekent meestal een Modelsim PE versie waarin ze de performantie beperkt hebben).
(Mijn indruk is dat de performantie van de Actel versie de beste is van de 3)

Een andere fabrikant van een simulator is aldec. Op de website van aldec kan je een tutorial vinden voor VHDL. Als je niet direct zin hebt om geld uit te geven aan een handboek, kan ik je aanraden om eerst eens de evita-vhdl tutorial van aldec door te nemen (zie http://www.aldec.com/education/tutorials/index.htm)

succes

yd