FORUM

Ik heb de laatste tijd verscheidene boeken gekocht die me nogal tegenvielen. Over dit boek heb ik helemaal mijn twijfels en ik ben niet van plan het aan te schaffen zonder het ingezien te hebben. Alleen al de titel is op zijn minst verwarrend.

VHDL is ooit als officiële standaard ingevoerd voor het beschrijven en ontwikkelen van digitale hardware. Het wordt dan ook als zodanig ingezet. Ik heb horen verluiden dat met name de Amerikaanse overheid het verplicht stelt voor ontwerpwerk dat voor hun instanties gedaan wordt. Ik weet niet of dat waar is en in vind het nu ook weer niet de moeite lonen dat uit te gaan zoeken.

Verilog is van oorsprong door een bedrijf ontwikkeld en was voor VHDL werd ingevoerd al een min of meer dé facto standaard geworden. Daar kon men moeilijk omheen dus ook Verilog kreeg de status van een officiële taal. Hoewel het voor een deel dezelfde functies heeft als VHDL, verschilt het er toch nogal van. Een allround ontwikkelaar moet dus eigenlijk beide beheersen.

Gaat dit boek nu over Verilog, over VHDL of over allebei? Verder zijn beide talen interessant maar zonder implementatie (software dus) doe je er in de praktijk niet veel mee.

petrus bitbyter